timing check 主要是在check data 訊號與參考訊號(通常是clock)到達endpoint的delay,檢查兩訊號到達endpoint的delay時間關係是否符合電路需求。
timing report 包含start point and endpoint 資訊, 及兩個timing section,主要在描述data訊號與參考訊號的delay 的資訊。
data arrived time section 就是data 訊號從start point 到end point 的path delay.
data required time section 就是參考訊號到達end point
在ceck maximum delay時, 須滿足下面需求 data arrived time < data required time。
在ceck minimum delay時, 須滿足下面需求 data arrived time > data required time。
不同的電路有不同的時間關係的需求。
sync flip-flop setup/hold
gated clock
async recovery/removal
latch timing
沒有留言:
張貼留言