移除(release) active async signal (reset) 的時間要求
Active async signal 會overide register 的output signal，disable clock latch data input. 當async signal 變成inactive 時,則data output 轉由clock latch input data決定. 以非同步reset舉例,非同步的reset active 時, register 會被非同步的reset signal overide 而進入reset state, 但是當reset signal 變成inactive 時, register 若要同步的離開被overide 的情況, 則轉態時間點需要滿足recovery/removal(setup/hold)的要求, 在clock edge 的一定範圍內, inactive async signal 轉態不能發生.
async reset 從active 轉成inactive時,為了保證這個轉成由同步clock來決定data的output是同步發生. clock 的edge 前後需要保持stable state. 轉態不要發生在clock edge的區間. 這段區間由recover/removal所定義
Recovery, inactive async 轉態在clock edge 前發生, 需要提前一個最小時間, 指flip-flop output 要恢復成由clock latch input clock. 所以clock edge 要成為真正active，active async 需要在clock edge 發生前一段時間就要轉成inactive async. data output 才會同步由clock latch data input. 這段時間就是recovery time. Inactive async state的準備時間。
Removal, inactive async 轉態在clock edge 後發生, 需要clock edge 一個最小時間之後才發生,是說在clock edge 還在處於active async 時，此時clock edge 是不會去latch input data, async sigal 需要保持一段stable區間，才允許active async 轉成inactive async. 簡單說 要移除async 的override 必須要在clock edge 發生之後一段時間才可以轉態，才不會在這個clock edge發生不確定的data狀態。Active async state 轉態前維持時間
沒有留言:
張貼留言