我的部落
2014年7月19日 星期六
timing constraint section 編輯
Clock period
(clock false path )
Timing condition
Io delay setting
Case analysis
False path
normal function
scan
bist
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
沒有留言:
張貼留言